4月21日的《家》报道说，2025年超大综合电路研讨会（VLSI研讨会）定于2025年6月8日至12日在日本京都举行，这是半导体领域的主要国际会议。 VLSI今天正式发布了一份预览文件，该文件提供了一系列可以在VLI研讨会上发表的论文，例如Intel 18A Process Technology的详细信息。与Intel 3流程相比，Intel 18A节点在性能，能源消耗和地点（PPA）指标方面取得了重大改进，这将带来极大的改善客户消费者客户端产品和数据中心产品。英特尔说，英特尔18A过程可以在相同电压（1.1V）和复杂性条件下为标准组的子模块带来25％的性能提高；在保持频率和1.1V电压时，墨鲁尔的消耗比英特尔3低36％。在低压（0.75V）时，英特尔18A过程达到了18％的性能E改进并同时将电力消耗降低38％。同时，与Intel 3相比，该过程达到了0.72的收缩。由于使用完全包装的栅极（GAA）功能带晶体管和PowerVia后供应网络（BSPDN）的第一个英特尔制造工艺，这两种主要技术是对PPA益处的主要支持。在比较标准单元格的布局时，高性能细胞高度（HP）库的18A过程从240CH下降到180CH，高密度（HD）库从210CH降低到160ch，平均降低近25％，这意味着该地区的晶体管密度和效率的显着提高。 PowerVia Technology通过将电源线转移到芯片背面，并通过使用优化的门，资源，排水和接触结构来提高单位集成密度和同质性，从而释放了信号接线空间。这些技术改进使18A在单位区域和能源效率的过程中产生性能突破的过程，该过程支持高级芯片设计。在大规模制造方面，英特尔计划于今年晚些时候开始大规模制作Panther Lake处理器，而Data Center Chip Clearwater Forest有望在2026年初产生质量；预计基于18A工艺的第三方芯片设计预计将于2025年中期完成。来自Apple，Nvidia，Intel和Alphawave Semi的工程师在18A Process PAM-4中签署了研究的共同作用。严格来说，这并不能证明两家公司将引入18A过程，而是至少表明了证明技术的意图。凯文（Kevin）或巴克利（Kevin or Buckley）是本月早些时候Intel Vision 202的Intel Foundry高级副总裁兼主管，在此活动中宣布，基于交付给客户的硬件，最吸引人的Intel 18A逻辑流程进入了风险阶段。这意味着英特尔18A在技术上是冻结的，客户对验证过程中过程的性能感到满意。英特尔的下一步是实现Intel 18A的能力上升，以确保在该节点中满足技术和规模的需求，并将在今年下半年实现最终的大众劳动。